电磁干扰（EMI）和射频干扰（RFI）及其抑制措
李贵山 杨建平 黄晓峰 （兰州工业高等专科学校 兰州 730050）
1 引言
随着电子系统的日益精密、复杂及多功能化，电子干扰问题日趋严重，它可使系统的性能发生变化、减弱，甚至导致系统完全失灵。特别是EMI／RFI（电磁干扰／射频干扰）问题，已成为近几年电子产业的热点。为此，不少国家的专业委员会相继制定了法规，对电子产品的电磁波不泄露、抗干扰能力提出了严格规定，并强制执行。
美国联邦通信委员会（FCC）于1983年颁布了20780文件，对计算机类器件的EMI进行限制；德国有关部门颁布了限制EMI的VDE规范，在放射和辐射方面的约束比FCC规范更严格；欧洲共同体又在VDE规范中增加了RF抗扰性、静电泄放和电源线抗扰性等指标。FCC、VDE规范将电子设备分为A（工业类设备）和B（消费类设备）两类，具体限制如表1所示。

此外，还有一系列适用于电子EMI／RFI防护的标准文件：MIL－STD－461、MIL－STD－462、MIL－STD－463、MIL－STD－826、MIL－E－6051、MIL－I－6181、
MIL－I－11748、MIL－I－26600、MSFC－SPEC279等，所有这些法规性文件对电子系统的干扰防护起到了重大的作用。本文详细讨论了电子线路及系统中EMI／RFI的特征及其抑制措施。
2 EMI／RFI特性分析
电子系统的干扰主要有电磁干扰（EMI）、射频干扰（RFI）和电磁脉冲（EMP）三种，根据其来源可分为外界和内部两种，每个电子电气设备均可看作干扰源，这种干扰源不胜枚举。EMI是在电子设备中产生的不需要的响应；RFI则从属于EMI；EMP是一种瞬态现象，它可由系统内部原因（电压冲击、电源中断、电感负载转换等）或外部原因（闪电、核爆炸等）引起，能耦合到任何导线上，如电源线和电话线等，而与这些导线相连的电子系统将受到瞬时严重干扰或使系统内的电子电路受到永久性损坏。图1给出了常见EMI／RFI的干扰源及其频率范围。
2．1 干扰途径
任何干扰问题可分解为干扰源、干扰接收器和干扰的耦合途径三个方面，即所谓的干扰三要素。如表2所示。
干扰信号是通过传导（电路或系统的内部连接，干扰源和接收器由导体连接）、辐射（寄生电感和寄生电容，干扰源和接收器相距大于数个波长）和感应（电容效应与电感效应，干扰源和接收器相距小于数个波长）到达接收器。如果干扰信号的频率小于30 MHz，主要通过内部连接耦合；如果大于30 MHz，其耦合途径是电缆辐射和连接器泄露；如果大于300 MHz，其耦合途径是插槽和母板辐射。许多情况下，干扰信号是一宽带信号，其耦合方式包括上述所有情形。

2.3 EMI特性分析
在电子系统设计中，应从三个方面来考虑电磁干扰问题：首先是电子系统产生和发射干扰的程度；其次是电子系统在强度为1～10 V／m、距离为3米的电磁场中的抗扰特性；第三是电子系统内部的干扰问题。
利用干扰三要素分析与EMI相关的问题需要用FAT—ID概念。FAT—ID是描述任何EMI问题固有特性的五个关键因素的缩写，这五个关键参数是频率、幅度、时间、阻抗和距离。实际上，信号的时间响应包含了干扰频谱响应的所有信息。
在数字系统中，信号上升时间和脉冲重复率产生的频谱分量可根据下式计算：

将FAT—ID应用于电子系统时，EMI辐射便成为信号上升时间和脉冲重复率的二次函数。
在EMI分析中的另一个重要参数是电缆的尺寸、导线及护套，这是因为，当EMI成为关键因素时，电缆相当于天线或干扰的传输器，必须考虑其物理长度与屏蔽问题。
内部干扰是指系统内部高速数字线路对敏感模拟线路和其它数字线路的影响，或电源噪声对模拟／数字线路的污染。内部干扰通常产生于数字和模拟电路之间，或驱动器与数字线路之间。
2．3 RFI特性分析
现实生活中的无线电发射源是极其丰富的，如无线电台、电视台、移动通信、计算机、电动机、电锤等等，数不胜数。所有这些电子活动都会影响电子系统的
性能。无论RFI的强度和位置如何，电子系统对RFI必须有一个最低的抗扰度。在通信、无线电工程中，抗扰度定义为设备承受每单位RFI功率强度的敏感度。在
大多数RFI分析中，用电场强度来描述RFI激励，即

式中E为电场强度（V／m）；PT为发送功率（mW／cm）。
从“干扰源—耦合途径—接收器”的观点出发，电场强度E是发射功率、天
线增益和距离的函数，即 2

式中GA为天线增益；d为电路或系统距干扰源的距离（m）。
由于模拟电路一般在高增益下运行，对RF场比数字电路更为敏感，因此，必须解决V级和mV级信号的问题；对于数字电路，由于它具有较大的信号摆动和噪声容限，所以对RF场的抑制力更强。RF场可通过电感／电容耦合产生噪声电压或噪声电流。
3 无源元件在EMI／RFI环境中的特性
无源元件的合理使用可减小EMI／RFI对电路或系统的影响，对于设计者，应对抗干扰的主要工具——无源元件有足够的了解，特别是它们的非理想作用。图2给出了无源器件在电路中的非理想特性。

可以看出，在很高频率时，导线变成了反射线，电容变成了电感，电感变成了电容，电阻变成了共振电路。在低频时，导线具有很低的电阻（＜0．0656／m），但它的寄生电感约为0．079 nH／m，当频率大于13 kHz时，就变成了电感，由于电感的不可控性，最终使其变成一根发射线。根据天线理论可知，无端接的传输线将变成一个具有增益的天线。
4 低通滤波器在抑制EMI／RFI中的应用
低通滤波器是一种很早就被人们采用的干扰净化技术，对共模和差模噪声有较强的抑制作用。图3所示电路可用于防止模拟电路受EM场和RF场干扰。

可以看出，干扰的耦合途径有信号输入、信号输出和电源供应三个点，所以采用0．1F的高频陶瓷电容对所有的电源供应端进行退耦；采用截止频率高于信号带宽10～100倍的低通滤波器对所有的信号线进行滤波。
对于低通滤波器，必须保证在预期的最高频率段也是有效的，因为，实际的低通滤波器在高频时会出现泄露现象，如图4所示。这是由于寄生电容引起电感效率的损失，寄生电感引起电容效率的损失所造成的。对于低通滤波器（电感、电容组成），当输入信号频率比滤波器截止频率高100～1000倍时，就发生泄露现象。为此，一般不采用一级低通滤波器，而是分为低频带、中频带和高频带且每个频带单独设置滤波器，如图5所示。

图5中，低频带宽为10kHz～1MHz；中频带宽；5电源线的EMI／RFI抑制对策；电源线的EMI／RFI是由瞬变电压引起的，因此，；（1）在电源引入端加混合电源瞬变保护网络；如图6所示，气体放电管和大功率齐纳二极管提供差模；（2）利用变压器进行隔离；（3）在电源的整流和稳压输出端除加有大电容低频滤；C＝Il／u；式中I——电源电流波动的峰值；l—

图5中，低频带宽为10 kHz～1 MHz；中频带宽为1 MHz～100 MHz；高频带宽为100 MHz～1GHz。在低通滤波器中，如果存在任何对地阻抗，该阻抗便成为高频噪声的旁路路径，因此，滤波器的地应是宽频带且连接到http://www.rixia.cc低阻抗点或地线层上，以优化滤波性能。另外，高频电容的引脚应尽可能短，最好采用低电感表面贴片式瓷片电容。
5 电源线的EMI／RFI抑制对策
电源线的EMI／RFI是由瞬变电压引起的，因此，这类干扰的抑制对策主要是提高电路或系统对瞬变电压的适应能力。分析和实践证明下述措施对提高电源抗干扰能力是有效的。
（1）在电源引入端加混合电源瞬变保护网络。
如图6所示，气体放电管和大功率齐纳二极管提供差模与共模保护，在要求不高时，可用金属氧化物压敏电阻代替齐纳二极管。扼流圈用来吸收浪涌电流。

（2）利用变压器进行隔离。变压器对大于300ns的瞬变有很好的保护作用。但在具体应用中应注意，变压器的连接方式不同，所构成的保护模式也不同。一般由四种方式：1）采用无屏蔽的标准变压器，且次级与安全地相连以消除中性点与地之间的压差；2）采用单层法拉第屏蔽的变压器，屏蔽与安全地连接以实现共模保护；3）采用单层法拉第屏蔽的变压器，初级与中性线相连以实现差模保护；4）采用三层法拉第屏蔽的变压器，可实现差模、共模保护，并能消除中性点与安全地之间的压差。
（3）在电源的整流和稳压输出端除加有大电容低频滤波外，应并接低容量无感高频滤波电容器。其容量：
C＝Il／u
式中I——电源电流波动的峰值；l——电流脉动宽度；u——电源电压波动允许值。
（4）在每个电路模块上电源线走线在接法上使其终端形成闭环，否则，在
电源线终端相当于开路时，高频干扰就会形成全反射，而使干扰信号成倍增加。
（5）尽量使电源线和地线平行走线，使电源线对地呈低阻抗以减小电源噪声干扰。最好使用双绞线馈电。
6 PCB设计中的EMI／RFI保护
印刷电路板上信号线的布设如何，将直接关系到系统对电磁干扰和电磁能辐射的灵敏度，一个不好的PCB设计很可能导致系统的EMC失败。高频噪声在PCB上可能耦合、辐射的途径有：电源线辐射、电源阻抗耦合、公共地阻抗耦合、I／O线的串扰与辐射。因此，在设计中，应从以下几个方面来考虑抑制EMI／RFI。
（1）如果条件允许，应尽可能采用低于实际要求速度的器件。因为，器件速度越高，EMI问题就越严重。对于纳秒级的器件，由于它们具有宽带宽，采样时钟和输入对任何形式的高频噪声都会响应。对于此类高速器件，可在其I／O端采用具有铁氧体芯电感的小型滤波器以降低对EMI／RFI环境的敏感度。如果是双极性供电，应在正、负供电线上均加铁氧体芯电感。
（2）电源层、地线层和信号层的合理设计。一个好的PCB布局应将关键的模拟信号路径与高频源隔离、数字／模拟的高频部分与低频部分相互隔离。采用多层板可减小EMI发射，且对RF场的抗扰度要比双面板增加10倍或更多。比较好的多层板排列是将信号线嵌入在电源层和地线层之间，这种设计的优点是低阻抗、低辐射、低串扰，可减小50MHz以上的辐射和串扰，但板内容量小，退耦困难，嵌入信号线的测试与检修困难。
（3）PCB中走线的特性阻抗。为了防止反射，要求PCB上走线的特性阻抗应满足单向传输延迟时间等于或大于信号上升／下降时间的一半。为此，一般应采用2英寸／ns准则。表3给出了常用数字逻辑基于2英寸／ns准则的走线长度。2英寸／ns准则也适用于模拟电路的走线设计。
对于利用绝缘材料将信号层与电源／电线层隔离的PCB板的特性阻抗可用
下式计算：

式中r为PCB板材料介电常数；d为各层的厚度（mils）；w为线宽（mils）；t
为线厚（mils）。

信号层走线的单向传输时间由下式确定：

例如：一个标准4层PCB板，一般利用0．021〃FR－4（r＝4．7）型绝缘材
料隔离，采用8mil宽、1．4 mil厚的铜层走线，其特性阻抗为88，单向传输时间为1．7 ns／ft。
总之，在PCB设计时，必须按实际情况和可能大些，将信号线间隙用地线填充。电源和地线采用平行走线，有利于减小电感。
7 屏蔽技术
屏蔽技术可防止外部EMI／RFI对电路或系统的影响，但要正确应用屏蔽技术，就必须清楚干扰源、环境、干扰源与被干扰对象之间的距离等问题。如果电路或系统靠近干扰源，电磁场特性取决于干扰源；如果电路远离干扰源，电磁场特性取决于传输介质。当电路与干扰源的距离小于／2（为干扰信号波长）时，就认为电路靠近干扰源，否则，认为远离干扰源。
EMI／RFI对电路的影响与其特性阻抗有关，电磁场的特性阻抗（波阻抗）取决于电场和磁场之比。对于远电磁场，其电磁比率就是空气的波阻抗（Z＝377）；对于近电磁场，波阻抗取决于干扰的固有特性及距干扰源的距离，如果干扰是高电流低电压，则磁场占主要地位，波阻抗小于377，如果干扰是低电流高电压，则电场起主要作用，波阻抗大于377。通常采用封闭导体对电路进行屏蔽，封闭导体对电路屏蔽的有效性取决于屏蔽材料表面对入射波的反射损耗和屏蔽体
对内部发射波的吸收损耗。对于电场，反射损耗取决于干扰频率和屏蔽材料，即

适当的封闭屏蔽体对防止外部干扰和限制内部干扰是很有效的，然而，在实际工程中，由于内部电路中的调节旋纽、开关、连接器及通风大呢感原因，经常需要在屏蔽体上开设槽孔，这将削弱屏蔽性能，导致干扰进入系统内部。这种情况下的屏蔽效率为：屏蔽效率
式中为干扰信号的波长；L为槽孔的最大长度。
当屏蔽体哂纳感所开槽孔的最大长度等于干扰频率波长的一半时，辐射最大，相当于没有屏蔽效果。为此，在屏蔽体上开设槽孔时，其最大长度要小于干扰信号波长的1／20，同时应在多个面开设而不是在一个面开设槽孔。 8 结论
在日益复杂的电磁环境下，如何减小相互间的电磁干扰，使各种设备和系统能正常运转，是一个亟待解决的问题。在采用不同的方法对EMI／RFI精心抑制时，应分析其综合效应，并对所采用的干扰抑制手段的作用进行恰当的预估，才能获得较理想的效果。
9 参考文献
1 H W Ott．Noise Reduction Techniques in Electronic Sys－tems．Second Editiong．New York，John Wiley＆Sons，Inc．，1988
2 A Rich．Understanding Interference－Type Noise．Ana－log Dialogue，1982，16（3）：16～19
3 A Rich．Shielding and Guarding．Analog Dialogue，1983，17（1）：8～13

1）你的信号采集是个什么环境，传输距离很远吗；
2）单片机电源是独立的吗；
3）你的单片机需要和电脑一直连接着的吗；

1 干扰对单片机应用系统的影响
1.1测量数据误差加大
干扰侵入单片机系统测量单元模拟信号的输入通道，叠加在测量信号上，会使数据采集误差加大。特别是检测一些微弱信号，干扰信号甚至淹没测量信号。
1.2 控制系统失灵
单片机输出的控制信号通常依赖于某些条件的状态输入信号和对这些信号的逻辑处理结果。若这些输入的状态信号受到干扰，引入虚假状态信息，将导致输出控制误差加大，甚至控制失灵。
1.3 影响单片机RAM存储器和E2PROM等
在单片机系统中，程序及表格、数据存在程序存储器EPROM或FLASH中，避免了这些数据受干扰破坏。但是，对于片内RAM、外扩RAM、E2PROM 中的数据都有可能受到外界干扰而变化。
1.4 程序运行失常
外界的干LlBnCEVgC扰有时导致机器频繁复位而影响程序的正常运行。若外界干扰导致单片机程序计数器PC值的改变，则破坏了程序的正常运行。由于受干扰后的PC 值是随机的，程序将执行一系列毫无意义的指令，最后进入“死循环”，这将使输出严重混乱或死机。
2 如何提高我们设备的抗干扰能力
2.1 解决来自电源端的干扰
单片机系统中的各个单元都需要使用直 流电源，而直流电源一般是市电电网的交流电经过变压、整流、滤波、稳压后产生的，因此电网上的各种干扰便会引入系统。除此之外，由于交流电源共用，各电子设备之间通过电源也会产生相互干扰，因此抑制电源干扰尤其重要。电源干扰主要有以下几类：
2.1.1电源线中的高频干扰（传导骚扰）
供电电力线相当于一个接受天线，能把雷电、电弧、广播电台等辐射的高频干扰信号通过电源变压器初级耦合到次级，形成对单片机系统的干扰；解决这种干扰，一般通过接口防护；在接口增加滤波器、或者使用隔离电源模块解决。
2.1.2 感性负载产生的瞬变噪音（EFT）
切断大容量感性负载时，能产生很大的电流和电压变化率，从而形成瞬变噪音干扰，成为电磁干扰的主要形式；解决这种干扰，一般通过屏蔽线与双胶线，或在电源接口、信号接口进行滤波处理。这二种方法都需要在系统接地良好的情况下进行，滤波器、接口滤波电路都必须良好的接地，这样才能有效的将干扰泄放。
2.2 模拟信号采样抗干扰技术
单片机应用系统中通常要对一个或多个模拟信号进行采样，并将其通过A/D转换成数字信号进行处理。为了提高测量精度和稳定性，不仅要保证传感器本身的转换精度、传感器供电电源的稳定、测量放大器的稳定、A/D转换基准电压的稳定，而且要防止外部电磁感应噪声的影响，如果处理不当，微弱的有用信号可能完全被无用的噪音信号淹没。在实际工作中，可以采用具有差动输入的测量放大器，采用屏蔽双胶线传输测量信号，或将电压信号改变为电流信号，以及采用阻容滤波等技术。
2.3 数字信号传输通道的抗干扰技术
数字输出信号可作为系统被控设备的驱动信号（如继电器等），数字输入信号可作为设备的响应回答和指令信号（如行程开关、启动按钮等）。数字信号接口部分是外界干扰进入单片机系统的主要通道之一。在工程设计中，对数字信号的输入/输出过程采取的抗干扰措施有：传输线的屏蔽技术，如采用屏蔽线、双胶线等；采用信号隔离措施；合理接地，由于数字信号在电平转换过程中形成公共阻抗干扰，选择合适的接地点可以有效抑制地线噪声。
2.4 硬件监控电路
在单片机系统中，为了保证系统可靠、稳定地运行，增强抗干扰能力，需要配置硬件监控电路，硬件监控电路从功能上包括以下几个方面：
（1）上电复位：保证系统加电时能正确地启动；
（2）掉电复位：当电源失效或电压降到某一电压值以下时，产生复位信号对系统进行复位；
（3）电源监测：供电电压出现异常时，给出报警指示信号或中断请求信号；
（4）硬件看门狗：当处理器遇到干扰或程序运行混乱产生“死锁”时，对系统进行复位。
2.5 PCB电路合理布线
PCB板设计的好坏对抗干扰能力影响很大。因此，在进行PCB 设计时，必须遵守PCB 设计的一般原则，并应符合抗干扰设计的要求。下面着重说明两点：
2.5.1关键器件放置
在器件布置方面与其它逻辑电路一样，应把相互有关的器件尽量放得靠近些，这样可以获得较好的抗噪声效果。时钟发生器、晶振和CPU 的时钟输入端都易产生噪声，要相互靠近些；CPU 复位电路、硬件看门狗电路要尽量靠近CPU相应引脚；易产生噪声的器件、大电流电路等应尽量远离逻辑电路。
2.5.2 D/A、A/D 转换电路地线的正确连接
D/A、 A/D 芯片及采样芯片均提供了数字地和模拟地，分别有相应的管脚。在线路设计中，必须将所有器件的数字地和模拟地分别相连，但数字地与模拟地仅在一点上相连。另外，也可以采用屏蔽保护，屏蔽可用来隔离空间辐射。对噪声特别大的部件（如变频电源、开关电源）可以用金属盒罩起来以减少噪声源对单片机的干扰，对容易受干扰的部分，可以增加屏蔽罩并接地，使干扰信号被短路接地。
2.6 软件抗干扰原理及方法
尽管我们采取了硬件抗干扰措施，但由于干扰信号产生的原因错综复杂，且具有很大的随机性，很难保证系统完全不受干扰。因此，往往在硬件抗干扰措施的基础上，采取软件抗干扰技术加以补充，作为硬件措施的辅助手段。软件抗干扰方法具有简单、灵活方便、耗费低等特点，在系统中被广泛应用。
2.6.1 数字滤波方法
数字滤波是在对模拟信号多次采样的基础上，通过软件算法提取最逼近真值数据的过程。数字滤波的的算法灵活，可选择权限参数，其效果往往是硬件滤波电路无法达到的。
2.6.2 输入信号重复检测方法
输入信号的干扰是叠加在有效电平信号上的一系列离散尖脉冲，作用时间很短。当控制系统存在输入干扰，又不能用硬件加以有效抑制时，可用软件重复检测的方法，达到“去伪存真”的目的，直到连续两次或连续两次以上的采集结果完全一致时方为有效。若信号总是变化不定，在达到最高次数限额时，则可给出报警信号。对于来自各类开关型传感器的信号，如限位开关、行程开关、操作按钮等，都可采用这种输入方式。如果在连续采集数据之间插入延时，则能够对付较宽的干扰。
2.6.3 输出端口数据刷新方法
开关量输出软件抗干扰设计，主要是采取重复输出的方法，这是一种提高输出接口抗干扰性能的有效措施。对于那些用锁存器输出的控制信号，这些措施很有必要。在尽可能短的周期内，将数据重复输出，受干扰影响的设备在还没有来得及响应时，正确的信息又到来，这样就可以及时防止误动作的产生。在程序结构的安排上，可为输出数据建立一个数据缓冲区，在程序的周期性循环体内将数据输出。对于增量控制型设备不能这样重复送数，只有通过检测通道，从设备的反馈信息中判断数据传输的正确与否。在执行重复输出功能时，对于可编程接口芯片，工作方式控制字与输出状态字一并重复设置，使输出模块可靠地工作。
2.6.4 软件拦截技术
当窜入单片机系统的干扰作用在CPU 部位时，后果更加严重，将使系统失灵。最典型的故障是破坏程序计数器PC 的状态，导致程序从一个区域跳转到另一个区域，或者程序在地址空间内“乱飞”，或者陷入“死循环”。使用软件拦截技术可以拦截“乱飞”的程序或者使程序摆脱“死循环”，并将运行程序纳入正轨，转到指定的程序入口。
2.6.5 “软件看门狗”技术
PC 受到干扰而失控，引起程序“乱飞”，也可能使程序陷入“死循环”。当软件拦截技术不能使失控的程序摆脱“死循环”的困境时，通常采用程序监视技术WDT TIMER（WDT），又称“看门狗”技术，使程序脱离“死循环”。WDT 是一种软、硬件结合的抗程序跑飞措施，其硬件主体是一个用于产生定时T 的计数器或单稳，该计数器或单稳基本独立运行，其定时输出端接至CPU 的复位线，而其定时清零则由CPU 控制。在正常情况下，程序启动WDT 后，CPU 周期性的将WDT 清零，这样WDT 的定时溢出就不会发生，如同睡眠一般不起任何作用。在受到干扰的异常情况下，CPU 时序逻辑被破坏，程序执行混乱，不可能周期性的将WDT 清零，这样当WDT 的定LlBnCEVgC时溢出时，其输出使系统复位，避免CPU因一时干扰而陷入瘫痪的状态。

除此之外，通常还是需搭配其它机构上的屏蔽结构才能使整个系统通过EMC的要求。以下仅就PCB板的设计技巧提供几个降低电路产生的电磁辐射效应。
1、尽可能选用信号斜率(slew rate)较慢的器件，以降低信号所产生的高频成分。
2、注意高频器件摆放的位置，不要太靠近对外的连接器。
3、注意高速信号的阻抗匹配，走线层及其回流电流路径(return current path)， 以减少高频的反射与辐射。
4、在各器件的电源管脚放置足够与适当的去耦合电容以缓和电源层和地层上的噪声。特别注意电容的频率响应与温度的特性是否符合设计所需。
5、对外的连接器附近的地可与地层做适当分割，并将连接器的地就近接到chassis ground。
6、可适当运用ground guard/shunt traces在一些特别高速的信号旁。但要注意guard/shunt traces对走线特性阻抗的影响。
7、电源层比地层内缩20H，H为电源层与地层之间的距离。

实践证明，即使电路原理图设计正确，印制电路板设计不当，也会对电子设备的可靠性产生不利影响。例如，如果印制板两条细平行线靠得很近，则会形成信号波形的延迟，在传输线的终端形成反射噪声。因此，在设计印制电路板的时候，应注意采用正确的方法。

方法技巧
地线设计在电子设备中，接地是控制干扰的重要方法。

如能将接地和屏蔽正确结合起来使用，可解决大部分干扰问题。电子设备中地线结构大致有系统地、机壳地（屏蔽地）、数字地（逻辑地）和模拟地等。在地线设计中应注意以下几点：

1.正确选择单点接地与多点接地 在低频电路中，信号的工作频率小于1MHz，它的布线和器件间的电感影响较小，而接地电路形成的环流对干扰影响较大，因而应采用一点接地。当信号工作频率大于10MHz时，地线阻抗变得很大，此时应尽量降低地线阻抗，应采用就近多点接地。当工作频率在1～10MHz时，如果采用一点接地，其地线长度不应超过波长的1/20，否则应采用多点接地法。

2.将数字电路与模拟电路分开 电路板上既有高速逻辑电路，又有线性电路，应使它们尽量分开，而两者的地线不要相混，分别与电源端地线相连。要尽量加大线性电路的接地面积。

3.尽量加粗接地线 若接地线很细，接地电位则随电流的变化而变化，致使电子设备的定时信号电平不稳，抗噪声性能变坏。因此应将接地线尽量加粗，使它能通过三位于印制电路板的允许电流。如有可能，接地线的宽度应大于3mm。

4.将接地线构成闭环路 设计只由数字电路组成的印制电路板的地线系统时，将接地线做成闭环路可以明显的提高抗噪声能力。其原因在于：印制电路板上有很多集成电路组件，尤其遇有耗电多的组件时，因受接地线粗细的限制，会在地结上产生较大的电位差，引起抗噪声能力下降，若将接地结构成环路，则会缩小电位差值，提高电子设备的抗噪声能力。

电磁兼容性设计

电磁兼容性是指电子设备在各种电磁环境中仍能够协调、有效地进行工作的能力。电磁兼容性设计的目的是使电子设备既能抑制各种外来的干扰，使电子设备在特定的电磁环境中能够正常工作，同时又能减少电子设备本身对其它电子设备的电磁干扰。

1.选择合理的导线宽度 由于瞬变电流在印制线条上所产生的冲击干扰主要是由印制导线的电感成分造成的，因此应尽量减小印制导线的电感量。印制导线的电感量与其长度成正比，与其宽度成反比，因而短而精的导线对抑制干扰是有利的。时钟引线、行驱动器或总线驱动器的信号线常常载有大的瞬变电流，印制导线要尽可能地短。对于分立组件电路，印制导线宽度在1.5mm左右时，即可完全满足要求；对于集成电路，印制导线宽度可在0.2～1.0mm之间选择。

2.采用正确的布线策略 采用平等走线可以减少导线电感，但导线之间的互感和分布电容增加，如果布局允许，最好采用井字形网状布线结构，具体做法是印制板的一面横向布线，另一面纵向布线，然后在交叉孔处用金属化孔相连。 为了抑制印制板导线之间的串扰，在设计布线时应尽量避免长距离的平等走线。

去耦电容配置
在直流电源回路中，负载的变化会引起电源噪声。例如在数字电路中，当电路从一个状态转换为另一种状态时，就会在电源线上产生一个很大的尖峰电流，形成瞬变的噪声电压。配置去耦电容可以抑制因负载变化而产生的噪声，是印制电路板的可靠性设计的一种常规做法，配置原则如下：
●电源输入端跨接一个10～100uF的电解电容器，如果印制电路板的位置允许，采用100uF以上的电解电容器的抗干扰效果会更好。
●为每个集成电路芯片配置一个0.01uF的陶瓷电容器。如遇到印制电路板空间小而装不下时，可每4～10个芯片配置一个1～10uF钽电解电容器，这种器件的高频阻抗特别小，在500kHz～20MHz范围内阻抗小于1，而且漏电流很小（0.5uA以下）。
●对于噪声能力弱、关断时电流变化大的器件和ROM、RAM等存储型器件，应在芯片的电源线（Vcc）和地线（GND）间直接接入去耦电容。
●去耦电容的引线不能过长，特别是高频旁路电容不能带引线。

印制电路板的尺寸与器件的布置

印制电路板大小要适中，过大时印制线条长，阻抗增加，不仅抗噪声能力下降，成本也高；过小，则散热不好，同时易受临近线条干扰。 在器件布置方面与其它逻辑电路一样，应把相互有关的器件尽量放得靠近些，这样可以获得较好的抗噪声效果。时钟发生器、晶振和CPU的时钟输入端都易产生噪声，要相互靠近些。易产生噪声的器件、小电流电路、大电流电路等http://www.rixia.cc应尽量远离逻辑电路，如有可能，应另做电路板，这一点十分重要。

散热设计

从有利于散热的角度出发，印制版最好是直立安装，板与板之间的距离一般不应小于2cm，而且器件在印制版上的排列方式应遵循一定的规则：
l 对于采用自由对流空气冷却的设备，最好是将集成电路（或其它器件）按纵长方式排列；对于采用强制空气冷却的设备，最好是将集成电路（或其它器件）按横长方式排。
l 同一块印制板上的器件应尽可能按其发热量大小及散热程度分区排列，发热量小或耐热性差的器件（如小信号晶体管、小规模集成电路、电解电容等）放在冷却气流的最上流（入口处），发热量大或耐热性好的器件（如功率晶体管、大规模集成电路等）放在冷却气流最下游。
l 在水平方向上，大功率器件尽量靠近印制板边沿布置，以便缩短传热路径；在垂直方向上，大功率器件尽量靠近印制板上方布置，以便减少这些器件工作时对其它器件温度的影响。
对温度比较敏感的器件最好安置在温度最低的区域（如设备的底部），千万不要将它放在发热器件的正上方，多个器件最好是在水平面上交错布局。 设备内印制板的散热主要依靠空气流动，所以在设计时要研究空气流动路径，合理配置器件或印制电路板。空气流动时总是趋向于阻力小的地方流动，所以在印制电路板上配置器件时，要避免在某个区域留有较大的空域。