PCB布线的铜铂有三个作用：1、固定元件，这一点对贴片元件要求稍低，对直插元件则要求较高，铜铂必须承受住元件的重量，如果做不到这一点，则必须加宽线路。2、给线路一个通路。3、使某些发热元件迅速散热。
PCB布线的基本要求是短近直，对于数字电路来说，涉及的元件较多，因为数字电路本身的优势就是抗干扰，那些绕来绕去的线通常不会受干扰，为了方便查找和分析，元件排列和布www.rixia.cc线都可以做得很美观。
而模拟电路对于短近直的要求很高，元件的排列方式放在第二位，电路的性能放在第一位。通常一些成品电路板做得不是很美观，但电性能却非常好，返修率很低。
回到本问题。1、本处电路从两个点直接相连要好，无论从看相还是从电路的短近直，都必须直接相连。左边两条线直连了，右边两条线也要把斜线做得尽量短，水平线和竖直线做得尽量长，比现在的斜线好看得多。2、此处的45度斜线也要做成圆滑的90度角才美观，即使不为了美观，也要从上边走一段比较适宜。
这个图的错误不是一下子看得出来，因为不了解电路的性质和用途，而且没有看到电路的全貌，不好下结论。从局部看来，四个电阻隔应该整体右移，最右边的电阻接线就可以不用拐弯。另外布置完线路后，每一个焊点的接线处要适当加粗，特别是下面两个直插元件，铜铂与焊盘之间连接的宽度太细很容易断路。四个贴片电路其实也需要将焊盘连接处的铜铂做得宽些。

铺地是最常用的方法，铺地能有效地减小外界对产品的干扰，也能减小对外界的干扰，也就能处理EMC问题，还有IC下面一般都是铺地的，走线时也要注意信号的串扰。从电路设计方法，也是有常用方法的，最常用的就是电容和电感，而且电容一般木尽量靠近IC的。还有加TVS等等，方法还有有很多的。

从MI/EMC
设计经典问题中学习。
1、
为什么要对产品做电磁兼容设计？
答：
满足产品功能要求、
减少调试时间，
使产品满足电磁兼容标准的要求，
使产品不会对系统中的其它设备产生电磁干
扰。
2、对产品做电磁兼容设计可以从哪几个方面进行？
答：
电路设计（包括器件选择）、
软件设计、
线路板设计、屏蔽结构、
信号线/电源线滤波、
电路的
接地方式设计。
3、在电磁兼容领域，
为什么总是用分贝（
dB）
的单位描述？
答：
因为要描述的幅度和频率范围都很宽，
在图形上用对数坐标更容易表示，
而
dB
就是用对数表示
时的单位。
4、
关于
EMC，
我了解的不多，
但是现在电路设计中数据传输的速率越来越快，
我在制做
PCB
板的时候，也遇到了一些
PCB
的
EMC
问题，
但是觉得太潜。
我想好好在这方面学习学习，
并不是随大流，大家日夏养花网学什么我就学什么，是自己真的觉得
EMC
在今后的电路设计中的重要性越来越大，
就像我在前面说的，
自己了解不深，
不知道怎么入手，
想问问，
要在
EMC
方面
做的比较出色，
需要有哪些基础知识，
应该学习哪些基础课程。
如何学习才是一条比较好的道路，
我知道任何一门学问学
好都不容易，也不曾想过短期内把他搞通，
只是希望给点建议，
尽量少走一些弯路。
答：
关于
EMC
需要首先了解一下
EMC
方面的标准，
如
EN55022(GB9254)
，
EN55024，
以及简单测试原理，
另外需要了解
EMI
元器件的使用，
如电容，
磁珠，
差模电感，
共模电感等，
在
PCB
层面需要了解
PCB
的布局、
层叠结构、
高速布线对
EMC
的影响以及一些规则。
还有一点就是对出现
EMC
问题需要掌握一些分析与解决思路。这些今后是作为一个硬件人员必须掌握
的基本知识！
5.PCB
设计中如何解决高速布线与
EMI
的冲突？
答：
因
EMI
所加的电阻电容或
ferrite
bead(磁珠)
，
不能造成信号的一些电气特性不符合规范。所以，
最好先用安
排走线和
PCB
叠层的技巧来解决或减少
EMI
的问题，如高速信号走内层。
最后才用电阻电容或
ferrite
bead
的方式，
以
降低对信号的伤害。
6.在高速
PCB
设计时，
设计者应该从那些方面去考虑
EMC、
EMI
的规则呢？
答：一般
EMI/EMC
设计时需要同时考虑辐射(radiated)
与传导(conducted)
两个方面.
前者归属于频率较高的部分
(>30MHz)
后者则是较低频的部分(<30MHz)
.
所以不能只注意高频而忽略低频的部分.
一个好的
EMI/EMC
设计必须一开始布局
时就要考虑http://www.rixia.cc到器件的位置，
PCB
迭层的安排，
重要联机的走法，
器件的选择等，
如果这些没有事前有较佳的安排，
事后
解决则会事倍功半，
增加成本.
例如时钟产生器的位置尽量不要靠近对外的连接器，
高速信号尽量走内层并注意特性阻抗
匹配与参考层的连续以减少反射，
器件所推的信号之斜率(slew
rate)
尽量小以减低高频成分，
选择去耦合
(decoupling/bypass)
电容时注意其频率响应是否符合需求以降低电源层噪声.
另外，
注意高频信号电流之回流路径使其回
路面积尽量小(也就是回路阻抗
loop
impedance
尽量小)
以减少辐射.
还可以用分割地层的方式以控制高频噪声的范围.
最
后，
适当的选择
PCB
与外壳的接地点(chassis
ground)
。
7.PCB
设计时，
怎样通过安排迭层来减少
EMI
问题？
答：
首先，
EMI
要从系统考虑，
单凭
PCB
无法解决问题。
层叠对
EMI
来讲，
我认为主要是提供信号最短回流路径，
减小
耦合面积，
抑制差模干扰。
另外地层与电源层紧耦合，
适当比电源层外延，
对抑制共模干扰有好处。

EMC包括太多了，看看下面我写的吧，
在布板的时候还应该注意EMC的抑制哦！！这很不好把握，分布电容随时存在！！
如何接地
PCB设计原本就要考虑很多的因素,不同的环境需要考虑不同的因素.
地的分割与汇接
接地是抑制电磁干扰、提高电子设备EMC性能的重要手段之一。正确的接地既能提高产品抑制电磁干扰的能力，又能减少产品对外的EMI发射。
接地的含义
电子设备的“地”通常有两种含义：一种是“大地”（安全地），另一种是“系统基准地”（信号地）。接地就是指在系统与某个电位基准面之间建立低http://www.rixia.cc阻的导电通路。“接大地”就是以地球的电位为基准，并以大地作为零电位，把
电子设备的金属外壳、电路基准点与大地相连接。
把接地平面与大地连接，往往是出于以下考虑：
A、提高设备电路系统工作的稳定性；
B、静电泄放；
C、为工作人员提供安全保障。
接地的目的
A、安全考虑，即保护接地；
B、为信号电压提供一个稳定的零电位参考点（信号地或系统地）；
C、屏蔽接地。
基本的接地方式
电子设备中有三种基本的接地 方式：单点接地、多点接地、浮地。

注意事项

单点接地
单点接地是整个系统中，只有一个物理点被定义为接地参考点，其他各个需要接地的点都连接到这一点上。
单点接地适用于频率较低的电TUEyilFfN路中（1MHZ以下）。若系统的工作频率很高，以致工作波长与系统接地引线的长度可比拟时，单点接地方式就有问题了。当地线的长度接近于1/4波长时，它就象一根终端短路的传输线，地线的电流、电压呈驻波分布，地线变成了辐射天线，而不能起到“地”的作用。
为了减少接地阻抗，避免辐射，地线的长度应小于1/20波长。在电源电路的处理上，一般可以考虑单点接地。对于大量采用的数字电路的PCB，由于其含有丰富的高次谐波，一般不建议采用单点接地方式。
多点接地
多点接地是指设备中各个接地点都直接接到距它最近的接地平面上，以使接地引线的长度最短。
多点接地电路结构简单，接地线上可能出现的高频驻波现象显著减少，适用于工作频率较高的（>10MHZ）场合。但多点接地可能会导致设备内部形成许多接地环路，从而降低设备对外界电磁场的抵御能力。在多点接地的情况下，要注
意地环路问题，尤其是不同的模块、设备之间组网时。地线回路导致的电磁干扰：
理想地线应是一个零电位、零阻抗的物理实体。但实际的地线本身既有电阻分量又有电抗分量，当有电流通过该地线时，就要产生电压降。地线会与其他连线（信号、电源线等）构成回路，当时变电磁场耦合到该回路时，就在地回路中产生感应电动势，并由地回路耦合到负载，构成潜在的EMI威胁。
浮地
浮地是指设备地线系统在电气上与大地绝缘的一种接地方式。
由于浮地自身的一些弱点，不太适合一般的大系统中，其接地方式很少采用
关于接地方式的一般选取原则：
对于给定的设备或系统，在所关心的最高频率（对应波长为）入上，当传输线的长度L〉入，则视为高频电路，反之，则视为低频电路。根据经验法则，对于低于1MHZ的电路，采用单点接地较好；对于高于10MHZ，则采用多点接地为
佳。对于介于两者之间的频率而言，只要最长传输线的长度L小于/20 入，则可采用单点接地以避免公共阻抗耦合。
对于接地的一般选取原则如下：
（1）低频电路（<1MHZ），建议采用单点接地；
（2）高频电路（>10MHZ），建议采用多点接地；
（3）高低频混合电路，混合接地。

电磁兼容是一门专门的学问，涉及比较广，找专业公司外包设计吧，他们能帮你们通过产品需要通过的各种认证。

找专业公司外包设计吧。

1. 精心做好板层的定义
对于多层PCB板的分层，从EMC角度出发并综合其它因素，给出优选的层设置如表1所示。地平面EMC的主要目的是提供一个低阻抗的地，并且给电源提供最小的噪声回流。在实际布线中，位于两地层之间的信号层和与地层相邻的信号层是PCB布线时的优先布线层。高速线、时钟线和总线等重要信号线应在这些优先信号层上布线和换层。
具体到六层板布局，优先考虑方案1，首先其电源平面和地平面相邻;其次地平面均与信号层相邻;布线时优选层S2，将那些高di/dt的信号(如时钟线)尽量放在这一层，其次选S3、S1层。主电源和其对应的地在第4层和第5层，层厚设置时，增大S2～P1之间的间距，减小P1～G2之间的间距。具体数值要通过阻抗匹配公式计算得出。当成本要求较高时，可采用方案2，优选布线层S1、S2。方案3则保证了电源、地平面相邻，减少了电源阻抗;但只有S2才有好的参考平面。方案4适用于对于少量信号要求高的场合，它能提供最好的布线层S2。
2. 寻找最佳布局
PCB设计者的主要设计和布局的内容之一是保证不发生隔离层重叠的情况。如果出现重叠的隔离层，就会在重叠的隔离层部分产生有限大小的电容。
首先要考虑PCB尺寸大小。PCB尺寸过大时，印制线条长，阻抗增加，抗噪声能力下降，成本也增加;过小，则散热不好，且邻近线条易受干扰。在确定PCB尺寸后，再确定特殊元件的位置。最后根据电路的功能单元，对电路的全部元器件进行布局。尽可能地缩短高频元器件之间的连线，设法减少它们的分布参数和相互间的电磁干扰。易受干扰的元器件不能相互挨得太近，输入和输出元件应尽量远离。
有些元器件或导线之间可能有较高的电位差，应加大它们之间的距离，以免放电引出意外短路。带高电压的元器件应尽量布置在调试时手不易触及的地方。
3. 制定合理的布线规则
布线没有特定的标准，只有电子工程师在多年的电路设计过程中总结出的一些设计规范和设计原则。我们在电路设计时，运用这些规范和原则，对电路的整体布局和线路的铺设进行抗干扰设计的整体把握和预测，不仅能减少设计成本，还能减少电磁干扰问题的出现。
布线时为减少串扰应采用以下一些设计原则：最小化元件间的物理距离;最小化并行布线走线的长度;元件要远离互联接口及其他容易受数据干扰及耦合影响的区域;对阻抗受控走线或频波能量丰富的走线提供正确的终端;避免互相平行的走线布线，提供走线间足够的间隔以最小化电感耦合;相邻层上的布线要互相垂直，防止层间的电容耦合;降低信号到地的参考距离间隔;降低走线阻抗和信号驱动电平等。

元器件选用EMC等级高的器件，接口设计防护电路，板子外围用地包围，减少电磁辐射。